Easyelectronics.ru

Электроника для всех
Текущее время: 11 апр 2021, 01:02

Часовой пояс: UTC + 5 часов



JLCPCB – Прототипы печатных плат за $2/5шт. два слоя. $5/5шт. четыре слоя
Крупнейший производитель печатных плат и прототипов. Более 600000 клиентов и свыше 10000 заказов в день!
Получите скидку на почтовую отправку при первом заказе в JLCPCB!

Начать новую тему Ответить на тему  [ Сообщений: 38 ]  На страницу Пред.  1, 2
Автор Сообщение
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 13 сен 2012, 20:37 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
Я смотрю пока все таки на 10нс память.. (у меня в заказанной для тестов плате 50 мгц кварц стоит :-)
вернее не на память, а на диаграммы сигналов для записи\чтения:

а как на плис реализуются задержки ?
в примерах написано типа #<значение> - а вот как значение считать, и как оно реализуется не понятно :-(
может быть где то есть пример ?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 14 сен 2012, 03:32 
Старожил
Аватара пользователя

Зарегистрирован: 20 фев 2012, 19:20
Сообщения: 753
Откуда: Минск
ВитГо писал(а):
Я смотрю пока все таки на 10нс память..


Вообще, синхронная статическая память применялась на древних материнках в качестве кеша. Найти можно бесплатно.

ВитГо писал(а):
а как на плис реализуются задержки ?


В виде счетчиков, и только на целое число периодов clk.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 14 сен 2012, 08:04 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
то есть написание #10 - означает 10 тиков тактового сигнала который подан на специальную ножку ПЛИС ? (pin12 или pin62 для epm249t100)
или по 10 тикам сигнала имя которого упоминается в блоке always @(posedge clk) ?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 14 сен 2012, 13:13 
Старожил

Зарегистрирован: 22 мар 2010, 22:54
Сообщения: 3995
имхо, для схемы это ничего не означает, только для симулятора - тестбенч создавать (могу жестоко ошибаться, но думаю, что вряд ли).


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 14 сен 2012, 13:22 
Старожил
Аватара пользователя

Зарегистрирован: 20 фев 2012, 19:20
Сообщения: 753
Откуда: Минск
Я про Verilog ничего не знаю, подобные проекты пишу на AHDL.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 16 сен 2012, 00:12 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
Вы думаете я от вас отстал, но вы ошибаетесь, просто немного был занят :-)

Все таки думаю использовать ассинхронную память,

в связи с этим нарисовал схему генерации сигналов для SRAM http://vg.ucoz.ru/oscill/diagrammy_signalov.xlsx

для снижения требований к SRAM предполагаю использовать память с 16ти битной шиной данных. так же с 10 нс доступом

вопросы:

1. память допускает подачу одновременно сигналов WR и СE и данных (D15-D0) (это строка 5 и 6 схемы)?

2. Возможно ли по приходу синхроимпульса захватывать значение с входа ADC_D и тут же (!) выдать эти данные на выход RAM_DATA (строки 3 и 6) ?

3. можно ли как то организовать последовательную выдачу сигналов из плис, с любой пусть даже минимальной задержкой, в порядке: RAM_DATA(6 строка), RAM_CE, RAM_WR (5 строка) ? (в принципе если последние 2 сигнала можно выдавать одновременно, то значит в 2 этапа: сначала RAM_DATA, потом RAM_WR и одновременно RAM_CE)

ссылка на даташит SRAM CY7C1021D http://www.cypress.com/?docID=34936

скажите что нить хорошее, или плохое, но главное чтобы правду! :-)


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 18 сен 2012, 23:31 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
всем снова привет!

небольшой отчет о ходе работ:

начинаю раскуривать плис - оказалось очень интересным процессом !

сейчас уже могу осуществлять захват сигнала по диаграммам которые я приводил, рабочая частота 150 мгц (по симуляции до 180 мгц)

сейчас делаю интерфейс управления плис от контроллера

хочу спросить: как правильно объявляется и управляется двунаправленная шина ?

у меня 8 битная шина данных, я хочу с нее читать и на нее записывать в зависимости от сигнала wr (со стробом по cs)..

как примерно это делается ? может быть кто то делал что-то подобное?

конструкцию активно обсуждаю здесь http://vg.ucoz.ru/forum/8-20-1 (to_admin: если размещение ссылок на другие форумы запрещено, то прошу ее удалить)


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 18 сен 2012, 23:51 
Супермодератор
Аватара пользователя

Зарегистрирован: 23 апр 2010, 12:58
Сообщения: 5892
Откуда: Москва/Саратов
"если размещение ссылок на другие форумы запрещено, то прошу ее удалить"
Да откуда вы такие напуганные приходите? :))

Вот кстати хотел спросить - кто нибудь знает хороший курс по Verilog? Так чтоб от самого простого до чего-то интересного

_________________
http://d.64h.me/


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 19 сен 2012, 00:00 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
dcoder писал(а):
"если размещение ссылок на другие форумы запрещено, то прошу ее удалить"
Да откуда вы такие напуганные приходите? :))

да на многих сайтах за это как минимум предупреждение..
на радиокоте например..
это же ссылка мой личный форум - типа раскрутка своего..
ну и в общемто "в чужой огород со своим уставом не ходят" - так что спорить бестолку (потому свой сайт и затеял - где не ставлю вообще никаких правил кроме может быть общих правил приличия, но в принципе это пока особо и не нужно - у меня форум считай для узкого круга лиц - никто кроме своих на него не ходит и меня это устраивает)

dcoder писал(а):
Вот кстати хотел спросить - кто нибудь знает хороший курс по Verilog? Так чтоб от самого простого до чего-то интересного


я тоже ищу..
но пока не нашел..

саму логику программирования плис я наверное начал понимать:
нужно плис воспринимать не как процессор, а как набор логических элементов соединенных в схему. и схема работает параллельно от входных сигналов.. - это не процесс, а дешифратор параллельного входного кода в некий выходной код!

Verilog или другие языки скрадывают логические элементы, но писать нужно учитывая это..- первые дня 4 было совсем плохо (я фактически писал процессы), но потом чтото щелкнуло в голове и стало намного легче :-))) (может с ума сошел ? :-)))

мне Verilog понравился тем что на паскаль чем то похож (те же begin end'ы)


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 19 сен 2012, 00:35 
Старожил

Зарегистрирован: 13 фев 2011, 01:25
Сообщения: 621
Откуда: Севастополь
А точно не путаете Verilog c VHDL ???? На паскаль как раз похож VHDL ! А Verilog похож на С.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 19 сен 2012, 00:38 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
balu_dark писал(а):
А точно не путаете Verilog c VHDL ???? На паскаль как раз похож VHDL ! А Verilog похож на С.


Ну тут наверное на вкус и цвет..

вот из моего проекта кусок.. на что он больше похож ? для меня си это когда скобки вместо бегинендов:
Show


и вот VHDL
Show


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 19 сен 2012, 02:59 
Старожил

Зарегистрирован: 13 фев 2011, 01:25
Сообщения: 621
Откуда: Севастополь
http://ru.wikipedia.org/wiki/Verilog
Цитата:
Verilog 2001Дополнения к языку Verilog-95 были приняты как IEEE 1364—2001 (или Verilog-2001).

Verilog-2001 является значительно обновленным по сравнению с Verilog-95. Во-первых, он добавил поддержку знаковых переменных (в формате дополнительного кода). Прежде авторам кода приходилось реализовывать знаковые операции с использованием большого количества битовых логических операций. Та же функциональность на Verilog-2001 описывается встроенными операторами языка: +, -, /, *, >>> Был улучшен файловый ввод-вывод. Для улучшения читаемости кодов был немного изменен синтаксис, например always @*, переопределение именованных параметров, объявление заголовков функций, задач и модулей в стиле Си.

http://ru.wikipedia.org/wiki/VHDL
Цитата:
Средствами языка VHDL возможно проектирование на различных уровнях абстракции (поведенческом или алгоритмическом, регистровых передач, структурном), в соответствии с техническим заданием и предпочтениями разработчика. Заложена возможность иерархического проектирования, максимально реализующая себя в экстремально больших проектах с участием большой группы разработчиков. Представляется возможным выделить следующие три составные части языка: алгоритмическую — основанную на языках Ada и Pascal и придающую языку VHDL свойства языков программирования; проблемно ориентированную — в сущности и обращающую VHDL в язык описания аппаратуры; и объектно-ориентированную, интенсивно развиваемую в последнее время.

И еще множество других источников( в том числе - конференций), скажут вам - что вы не правы.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: Verilog: Обработка команд по формату Intel(D0-D7, WR, CS)
СообщениеДобавлено: 19 сен 2012, 06:36 
Старожил

Зарегистрирован: 31 окт 2011, 10:27
Сообщения: 1007
Откуда: Оренбург
я согласен со всеми источниками :-)

но по мне verilog похож на паскаль.. :-) я же указал что у меня ассоциации с паскалем вызывают begin\end..
в принципе не так важно на что он похож главное ведь чтобы понятен был !


Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 38 ]  На страницу Пред.  1, 2


Часовой пояс: UTC + 5 часов


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Перейти:  

Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
Русская поддержка phpBB