Easyelectronics.ru

Электроника для всех
Текущее время: 21 мар 2019, 17:18

Часовой пояс: UTC + 5 часов




Начать новую тему Ответить на тему  [ Сообщений: 33 ]  На страницу 1, 2  След.
Автор Сообщение
 Заголовок сообщения: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 04 июл 2017, 23:54 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
Доброго времени суток.
Очень хочется мне большой экран. Есть штук 10 от планшетов. Пара из них LVDS, поэтому их я не рассматриваю. Остальные - TTL, на некоторые даже есть даташиты. Я прекрасно понимаю, что МК не справится с выводом 16 бит цвета при таком разрешении, поэтому купил EPM240T100C5 и программатор, нарыл в закромах LV SRAM на 512 КБ и сделал плату для тестирования. Первым (и последним на данный момент) тестировался дисплей LB080WV3 от какого-то огромного принтера Kyocera. Даташит тоже есть. Кварцевый генератор на плате 100МГц, внутри ПЛИС делитель на 3. Для начала SRAM я даже не запаивал - решил просто цветные полоски выдать, но и этого не смог. Дисплей требует сигналы DCLK и DE. Первый - синхронизация точки, второй - разрешение отображения. Второго нет.
Так как мои познания в области Verilog более чем скромны, все мои "прошивки" делаются схемным вводом, кроме тех, которые я у кого-то позаимствовал. И при всей кажущейся "правильности" схемы, сигнала DE на выходе нет. Я переназначал пин, менял делители, менял схему и переписывал проект - нифига. Мерил осциллом на 200МГц на работе - DCLK есть 33,33 МГц, а DE - нет.
Запускал ли кто-нибудь дисплеи от планшетов? Именно с написанием всей логики собственноручно. Помогите пожалуйста, а то уже месяца 4 периодически возвращаюсь к проекту, и так безрезультатно закидываю его обратно.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 02:40 
Заглядывает иногда

Зарегистрирован: 02 фев 2017, 00:22
Сообщения: 59
marsohod.org смотрели?


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 06:31 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
Конечно, это первым делом. И, помнится, код их проекта использовал, но он тоже не заработал... Позже подсказали opencores, там тоже смотрел.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 14:50 
Старожил

Зарегистрирован: 18 июл 2016, 21:17
Сообщения: 746
Я когда делал контроллер жки на плис, просто установил на де активный уровень и все заработало. Кроме полос можно выводить картинку из внутренней памяти.
Сейчас использую стм32 со встроенным контроллером жки и мне не хватает возможности моего самописного контроллера выводить на одну логическую несколько физических точек, а также 1-4 битного цвета на канал.
Но вы неправильно подошли к данной проблеме. Контроллер жки - простейшая вещь и его нужно делать полностью самостоятельно, иначе вы никогда не разберетесь с плис.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 14:54 
Старожил

Зарегистрирован: 18 июл 2016, 21:17
Сообщения: 746
От схемного ввода надо отказаться. Изучить текстовый ввод, счетчики и так здесь многими любимые конечные автоматы - этого хватит для цветных полос.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 15:33 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
bw429 писал(а):
Я когда делал контроллер жки на плис, просто установил на де активный уровень и все заработало.

Видимо, у Вас дисплей поддерживал режим Hsync/Vsync, а тот, что у меня - DE Only.

bw429 писал(а):
Сейчас использую стм32 со встроенным контроллером жки

Так на STM32 же контроллер SRAM через FSMC, вроде. А постоянно выводить на дисплей данные - МК будет сильно занят. Или я что-то недопонимаю?

Про текстовый ввод тоже читал, везде пишут, но не доходит до меня это никак. Разбирал примеры, читал уроки, но общая картинка не складывается. По мелочи-то могу изменить пример под себя, а чтоб сесть и с нуля написать - не дорос, видимо.
На обычной логике в протеусе схему собирал - работает, все импульсы в нужный момент с нужным интервалом, а в альтере - никак.

bw429 писал(а):
Контроллер жки - простейшая вещь и его нужно делать полностью самостоятельно, иначе вы никогда не разберетесь с плис.

Верю, но почему тогда примеров запуска этих панелей так мало?)


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 21:23 
Старожил

Зарегистрирован: 18 июл 2016, 21:17
Сообщения: 746
Не, не, уже давно добавили полноценный аппаратный контроллер жки со своим тактированием и дма
http://www.compel.ru/lib/ne/2013/8/6-ma ... ollera-tft

И по цене получается очень неплохо - практически не дороже плис, в которую влезет контроллер жки.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 05 июл 2017, 23:11 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
Вот спасибо за ликбез! Не попадалось такое на глаза, но я из 32-х максимум F205 пользовал. Недавно купил F358, но еще руки не дошли, да и специфичный он - мне особо много считать нечего. А уж на F4xx я даже не заглядывался еще - жирновато, сложновато, дороговато.
Единственной значимой для меня проблемой вижу разрешение до 640*480, тогда как накопившиеся панели имеют 800*480 и даже больше(((
bw429 писал(а):
Сейчас использую стм32 со встроенным контроллером жки и мне не хватает возможности моего самописного контроллера выводить на одну логическую несколько физических точек, а также 1-4 битного цвета на канал.

То есть Вы про этот контроллер и говорите? И, видимо, столкнулись с этой проблемой?
Но по цене с Вами не согласен. 1200 - 1300 рублей за камень в Промэлектронике...

UPD: Прошу прощения, нагуглил и 800*480...


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 00:39 
Старожил

Зарегистрирован: 18 июл 2016, 21:17
Сообщения: 746
alm604 писал(а):
То есть Вы про этот контроллер и говорите? И, видимо, столкнулись с этой проблемой?
Но по цене с Вами не согласен. 1200 - 1300 рублей за камень в Промэлектронике...

UPD: Прошу прощения, нагуглил и 800*480...

А, я наверное сравнивал цены на мелкие циклоны и стм32ф4, а на epm240 я не смотрел, т.к. мне казалось, что в них контроллер жки не поместится... А вы находили готовые контроллеры, которые помещались бы в вашу epm240?
Насчет разрешения вроде нигде в родной документации не указывается ограничение. А сейчас я нагуглил an4861, и там на стр 19 пишут максимальное разрешение 4096*2048 и частота пикселов 83 МГц, что согласуется с user manual. Т.е. грубо говоря это 1024*768 при 100 Гц.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 01:48 
Старожил

Зарегистрирован: 10 июн 2011, 23:01
Сообщения: 3146
bw429 писал(а):
alm604 писал(а):
А вы находили готовые контроллеры, которые помещались бы в вашу epm240?

для статической памяти там разве надо что-то кроме счётчика адреса и пары счётчиков для генерации синхроимпульсов?
да и для динамической памяти an499:
"This SDRAM interface design utilizes approximately 24% of the logic elements (LEs) in an EPM570 device"
xapp384 для coolrunnerII-128:
Parameter Used Available %Utilization
I/O Pins 78 100 78%
Macrocells 60 128 47%

тем более что для видеоконтроллера из него ещё и рефреш совсем выкинуть можно.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 09:20 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
To bw429: Не так давно реализовал VGA 640*480 на XC9536XL. Правда с внешними мультиплексерами адреса и данных. То есть, по сути, синхрогенератор и сдвиговый регистр. Смеяться будете, наверное... https://www.drive2.ru/b/473069551848784746/
И то не все ячейки занял. Ну чуть увеличить разрядность счетчиков... МАКС2 должен справиться, согласен с _pv.
Ради такого дела готов и EPM570 купить. Только FPGA не готов - надо и память конфигурационную и цена кусачая у них. Был бы уверен в своих силах - купил бы смело. А пока отношения с CPLD как-то не налаживаются...


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 11:07 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
_pv писал(а):
Parameter Used Available %Utilization
I/O Pins 78 100 78%
Macrocells 60 128 47%

Чую можно по ногам не вписаться, если T100 корпус( Я сейчас развел только 8 бит цвета RRRGGBBB. Только потом где-то случайно прочитал, что битов зеленого надо больше, т.к. глаз более чувствителен к его оттенкам. Но для тестов более чем достаточно.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 11:48 
Старожил

Зарегистрирован: 10 июн 2011, 23:01
Сообщения: 3146
78 ног это ещё c интерфейсом наружу, у самого sdram ~24 + 8/16 data = 32/40 ног всего


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 12:11 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
16 бит ШД SDRAM
16 бит RGB LCD
16 бит ШД МК/проца
DE+CLK LCD (еще +2 или +3, если вместо DE - Hsync, Vsync)
CS, WR, RD к процу (+3)
CLK CPLD
12 бит ША SDRAM
RAS, CAS, WE, B0, B1 (Тут не уверен, но где-то 5, а может больше ног)
19 бит ША к процу
Итого не менее 88 ног... Мдаааааа...
Ладно, буду делать серьезный контроллер - куплю ПЛИС и на 208 ног (да и лежит в закромах EPM3256 от игрового автомата), пока что надо запустить то, что имеется.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 13:27 
Заглядывает иногда

Зарегистрирован: 02 фев 2017, 00:22
Сообщения: 59
Не так. У LCD глубина цвета? Я делал 3*8 = 24бит. Проц. и ПЛМ подключается к памяти. Когда пауза между кадрами, проц. закидывает в память картинку. Если видео не надо гнать, то все очень экономно по ресурсам получается. Да, и RGB LCD подключается к ШД памяти.


Вложения:
tft480_272.zip [244.09 Кб]
Скачиваний: 84
P-CAD EDA - [Sheet1].pdf [24.13 Кб]
Скачиваний: 82
Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 06 июл 2017, 23:48 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
To Dima2015: Спасибо за идею! Вот про ШД я не сообразил. Если на этой ШД висит только оператива, LCD и МК - неплохо экономим выводы ПЛИС. Надо переделывать плату...


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 10:59 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
С разверткой получилось... Теперь думаю SDRAM или SRAM.


Вложения:
YD_Gallery_20170829_105056.jpg
YD_Gallery_20170829_105056.jpg [ 248.44 Кб | Просмотров: 1814 ]
Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 11:52 
Старожил
Аватара пользователя

Зарегистрирован: 22 июл 2017, 11:48
Сообщения: 2901
SRAM очень дорогая выйдет. SDRAM несравненно дешевле для дисплейных применений. Однако, от контроллера требует модуля FMC вместо FSMC (применительно к STM).
На практике, работы с дисплеем как минимум нужен объем видеобуфера, равный полному размеру кадра дисплея, помноженному на количество байт на пиксель.
Однако, для наиболее производительной работы со сложной послойной графикой потребный объем увеличивается в несколько раз. И как раз тут альтернативы SDRAM просто нет по соотношению цена/объем.
Из распространенных микроконтроллеров наиболее удачно для дисплея подходит STM32F429 со встроенным контроллером дисплея LTDC, без проблем тянущий эти ваши 800х600 и имеющий полноценный интерфейс RGB+HV, а так же плюс к этому видеоускоритель DMA2D, позволяющем аппаратно реализовывать заливки прямоугольных областей с множеством вариантов преобразования цветовых моделей и декодирование bmp-картинок.

Если разговор про ПЛИС, то прикручивать SDRAM будет сложнее, потому как SDRAM по интерфейсу гораздо сложнее в работе. Со статической памятью всё просто - набрал на шине адрес ячейки, выставил сигналы выбора и разрешения, и считывай с шины данные или записывай. А вот синхронная динамическая - тут уже и определенные комбинации сигналов на линиях управления, и инициализация, и периоды регенерации, и выдерживание двух десятков разновидностей таймингов.
Есть еще один вид - PSRAM - псевдо-статическая RAM, которая внутри является DRAM, но интерфейс у нее от статической.

alm604 писал(а):
Я прекрасно понимаю, что МК не справится с выводом 16 бит цвета при таком разрешении,

Почему же, справится, вообще даже без проблем, вплоть до 1024*768*32 бита * 2 слоя + аппаратный видеоускоритель двухслойной растеризации. Причем, постоянный вывод может быть получен без вычислительных операций ядра.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 13:07 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
Не, STM32F4xx я не купил и пока в планах такого нет. Прикручивать думаю к ПЛИС. Есть у меня пара SRAM 512K*16 LVTTL. При 800*480*16 бит цвета - самое оно (требуется 384000 слов). Но их всего пара - для тестирования, конечно, хватит. Зато SDRAM от HDD и планшетов - просто гора. Почему-то не выкидывал. Сейчас раскуривал аппноут от альтеры с примером SDRAM драйвера, как раз an499, как советовал _pv. Но там шина данных проходит через ПЛИС, что занимает 32 ноги. Кроме того, из кода понял, что CLK на входе ПЛИС и CLK на выходе (сигнал к SDRAM) - одно и то же. Зачем еще ногу заняли - непонятно. И еще вместо привычных /RW, /RD, /OE, /CS тут имеется шина команд. И я пока не разобрался какие из них мне нужны, чтоб контроллер не подозревал, что память динамическая. Пока этот проект по ногам не входит в EPM240T100(((


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 13:20 
Старожил

Зарегистрирован: 10 июн 2011, 23:01
Сообщения: 3146
у динамической памяти ног-то не больше чем у статической будет. да есть дополнительные сигналы CAS RAS, но и шина адреса покороче.
а шину данных можно опять же поделить с экраном, тем более что не CRT, можно и потупить на смене банков, и данные в lcd защелкивать когда угодно.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 13:23 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
Это да, понимаю. Просто пример от альтеры на verilog, поэтому вносить изменения проблемно - во-первых не уверен, что SDRAM будет работать так, как я хочу, а во-вторых, как я уже упоминал, с verilog'ом у меня пока сложные отношения.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 20:34 
Старожил
Аватара пользователя

Зарегистрирован: 22 июл 2017, 11:48
Сообщения: 2901
В SDRAM команды передаются через комбинации сигналов на линиях /CS, /CAS (выбор столбца), /RAS (выбор строки), /WE.
Так же, в отличие от статической, адресация представляет собой матрицу строк и столбцов, помноженные на 4 (обычно) банка. Сначала выбирается номер строки (адресные входы) и номер банка (входы BA0, BA1) - при низком сигнале на RAS считывается значение с адресных входов и входов выбора банка. При этом вся строка открывается (активируется) для доступа. Это команда Active.
Затем выбирается номер столбца при низком уровне на CAS. Одновременно с этим на входе WE должен быть установлен низкий или высокий уровень. Это называется командой Read или Write. Через некоторое время - задержку CAS latency, определяемую в циклах тактовой частоты, на шине данных появится выходные данные. Или наоборот, будут приняты данные.
После всех операций в диапазоне строки, строка должна быть закрыта для доступа (деактивирована) и заряжена - это команда Precharge, выбираемая низкими уровнями на RAS и WE.
Периодически все операции с памятью должны прерываться командой для обновления (auto refresh) заряда конденсаторов, которые и являются носителями информации в SDRAM. Период обновления обычно 64 мс, но может быть и другой.

Помимо этого есть и другие команды типа загрузки регистра конфигурации (Load Mode Reg), команд авторегенерации, автопредзаряда, команды низкого потребления.
Есть режимы пакетной передачи, когда после выбора номера строки и номера столбца можно пакетом пересылать несколько слов (определяется в конфиг.регистре).
Так же необходимо соблюдать последовательность инициализации памяти - выполнить команды предзарядки, выдержать тайминги, подать команды авторефреша, загрузить регистр конфига... И только после этого SDRAM может использоваться.

Там еще есть с полтора десятка таймингов, которые нужно соблюдать. На высоких скоростях они имеют важное значение.
Основная проблема SDRAM - задержки после RAS и CAS. Там всё это довольно хитро замучено, и от подбора оптимальных величин между частотой памяти, CAS и способами доступа (одиночный, пакетный) будет зависеть общее быстродействие памяти.
Вообще, SDRAM при одиночных запросах по произвольным адресам работает гораздо медленнее, чем при пакетных передачах.
Есть нюансы при переходе между строками, между банками.. Вобщем, сделать так, чтобы внешний контроллер не замечал что там SDRAM, а не SRAM - занятие хлопотное, да и нафик не нужное, как мне кажется. В принципе, для этого есть PSRAM с динамической структурой но статическим интерфейсом.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 21:41 
Заглядывает иногда
Аватара пользователя

Зарегистрирован: 27 фев 2011, 21:32
Сообщения: 132
Спасибо, что разжевали! С английским нормально, но из нескольких даташитов не почерпнул и половины того, что Вы рассказали. Там всё в кучу. Про латентность тоже читал. На медленных скоростях некоторые SDRAM из имеющихся выдают данные сразу, если не burst доступ. PSRAM, вроде, нету у меня. Есть еще пара мегабайт (в сумме) SSRAM (опять же синхронная и данные выдает не сразу(((), и несколько SRAM 32K*8. Это если для 3.3 вольтовых поделок. Остальное (8К*8 - 512К*8) на 5 вольт...


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 29 авг 2017, 22:56 
Старожил
Аватара пользователя

Зарегистрирован: 22 июл 2017, 11:48
Сообщения: 2901
Еще есть одна такая фишка.
Шину данных SDRAM не получится объединить с шиной интерфейса RGB.
Дисплей с HV-синхронизацией и пиксельным тактированием не подразумевает остановки тактирования и интерфейса. Иначе изображение пропадет. Данные по интерфейсу RGB должны идти непрерывно и равномерно в течение активной области кадра. В даташите дисплея прописаны длительности сигналов и они не позволяют сильно изменять равномерность. Минимальная пиксельная частота так же ограничена по соображениям заметности мерцания. И для дисплея с большим размером пиксельная частота получается довольно высокой - порядка 25 МГц для размера 800*480.
По каждой стороне дисплея есть неотображаемые (неактивные) области вне дисплея, на которых пиксельное тактирование и счет пикселей и/или строк продолжает идти, но данные по интерфейсу не пересылаются. Эти области называются Horizontal Back Porch, Horizontal Front Porch, Vertical Back Porch, Vertical Front Porch - вертикальные и горизонтальные площадки перед и после активной области кадра. Они предназначены для подготовки данных и уравнивания скоростей.

Так вот, а сама по себе SDRAM будет давать довольно неравномерную скорость поступления данных. Неравномерность обусловлена задержками выбора строки и столбца, необходимыми таймингами операций, переходами через строки и банки. Незря ведь в микроконтроллере STM есть FIFO-буферы как на SDRAM, так и на модуле дисплея. FIFO-буферы позволяют уравнять неравномерности и скорости передачи данных.
Со статической SRAM-памятью проще, она не имеет подобных задержек, но зато гораздо дороже. Но SRAM можно использовать как буфер на одну строку, загружая извне во время HF(B)P.

Таким образом, высокая частота интерфейса дисплея вкупе с большими задержками произвольного доступа SDRAM не позволит эффективно совместить шины памяти и дисплея в одну физическую.


Вернуться к началу
 Профиль  
 
 Заголовок сообщения: Re: CPLD+S(D)RAM+TFT LCD
СообщениеДобавлено: 30 авг 2017, 01:38 
Старожил

Зарегистрирован: 18 июл 2016, 21:17
Сообщения: 746
Имхо при начальном уровне знаний лучше никакие шины не совмещать. Я как то хотел совместить rgb и ацп (по тактам проходило), но в итоге так и забросил - очень нудная конструкция получалась.
Также и sdram - тормозная память, с очень сложным контроллером. Sram вполне приемлемо стоит, даже если делать два буфера для настольного монитора с обычным разрешением. (Ну ладно, 8-ми битных :) )
Как вот, грубо говоря, провести вертикальную линию в sdram или повернуть картинку?
Есть опасность потратить массу времени и сил безрезультатно и получить на выходе отрицательный результат, что сильно испортит вам настроение. А маленький простой девайсик, созданный быстро и с удовольствием, принес бы вам массу позитивных эмоций, развивая и мотивируя на большой :)


Последний раз редактировалось bw429 30 авг 2017, 01:44, всего редактировалось 1 раз.

Вернуться к началу
 Профиль  
 
Показать сообщения за:  Поле сортировки  
Начать новую тему Ответить на тему  [ Сообщений: 33 ]  На страницу 1, 2  След.

Часовой пояс: UTC + 5 часов


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Найти:
Перейти:  

Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
Русская поддержка phpBB